Questão nº 21
Questão de Tecnologia da Informação · FCC TRF4 2019 (nº 21)
Em determinado tipo de arquitetura, o processador explora o potencial de paralelismo em nível de instrução, podendo haver várias instruções que executam simultaneamente no mesmo estágio de pipeline e múltiplas instruções que são iniciadas no mesmo ciclo de clock. Através do escalonamento dinâmico, todas as instruções na janela de execução podem iniciar a execução, conforme dependência de dados e recursos. Três tipos de dependência de dados podem ser identificados:
I. Write After Read (WAR). Ocorre se uma instrução usa uma posição como um dos operandos enquanto a instrução seguinte está escrevendo naquela posição.
II. Write After Write (WAW). Ocorre se duas instruções estão escrevendo na mesma posição; se a segunda instrução escreve antes que a primeira, ocorre um erro.
III. Read After Write (RAW). Ocorre quando a saída de uma instrução é exigida como entrada para a instrução subsequente.
O tipo de arquitetura do processador e os 3 tipos de dependência de dados são, correta e respectivamente,
- AVLIW (Very Long Instruction Word) − Dependência híbrida − Dependência de escrita − Dependência de leitura.
- BSuperescalar − Antidependência − Dependência de saída − Dependência de dados verdadeira. (alternativa correta)
- CSuperpipeline − Dependência híbrida − Dependência de escrita − Dependência de leitura.
- DSuperpipeline − Interdependência − Dependência de saída − Dependência de entrada.
- EESPP (Enhanced Super-Parallel Processor) − Antidependência − Dependência de saída − Dependência de entrada.
Resposta comentada
Gabarito Alternativa B
O paralelismo em nível de instrução permite que um processador execute várias partes de diferentes instruções ao mesmo tempo ou até mesmo múltiplas instruções completas em um único ciclo de clock, como se fosse uma linha de montagem com várias estações de trabalho paralelas. As dependências de dados são regras que impedem que as instruções sejam executadas fora de ordem, pois uma instrução pode precisar do resultado de outra ou tentar usar o mesmo local de memória/registrador.
(A) Incorreta: A arquitetura VLIW (Very Long Instruction Word) também executa múltiplas instruções por ciclo, mas o escalonamento (decisão de quais instruções podem rodar juntas) é feito pelo compilador estaticamente, não dinamicamente pelo hardware como descrito na questão ("escalonamento dinâmico"). Os nomes das dependências também estão incorretos.
(B) Correta: A arquitetura Superescalar é caracterizada por iniciar múltiplas instruções por ciclo de clock e usar escalonamento dinâmico para gerenciar a execução e as dependências.
- I. Write After Read (WAR) é corretamente chamada de Antidependência. Ocorre quando uma instrução posterior tenta escrever em um local que uma instrução anterior ainda precisa ler.
- II. Write After Write (WAW) é corretamente chamada de Dependência de saída. Ocorre quando duas instruções tentam escrever no mesmo local, e a ordem final da escrita é crucial.
- III. Read After Write (RAW) é corretamente chamada de Dependência de dados verdadeira (ou dependência de fluxo). Ocorre quando uma instrução precisa do resultado de uma instrução anterior.
(C) Incorreta: Superpipeline refere-se a pipelines com mais estágios, não necessariamente à execução de múltiplas instruções por estágio simultaneamente com escalonamento dinâmico como o Superescalar. Os nomes das dependências também estão incorretos.
(D) Incorreta: Superpipeline é incorreto (mesmo motivo da C). Os nomes das dependências também estão incorretos.
(E) Incorreta: ESPP (Enhanced Super-Parallel Processor) não é um tipo de arquitetura padrão e amplamente reconhecido no contexto de paralelismo em nível de instrução como Superescalar ou VLIW. O nome da dependência III também está incorreto.
Fonte: FCC TRF4 2019 Analista Judiciário - Área Apoio Especializado - Especialidade Infraestrutura em Tecnologia da Informação (Caderno Tipo 001). Reproduzida para fins de estudo.