Questão nº 57
Questão de Tecnologia da Informação · FGV ALEP 2024 (nº 57)
FGV2024Técnico Legislativo - Suporte e ManutençãoTecnologia da Informação
Gabarito: Bver comentário ↓
Em um sistema computacional, a função do barramento de endereços é a de interligar o processador à memória principal da arquitetura, com vistas a indicar a posição de memória a ser acessada.
No que concerne ao cenário em tela, pode-se deduzir que o barramento de endereços
- Adefine qual o tamanho da palavra do sistema computacional utilizado.
- Bdetermina o número de células endereçáveis na memória principal do sistema. (alternativa correta)
- Cidentifica o bloco a ser acessado do dispositivo de memória secundária.
- Dinfluencia na quantidade máxima de quadros da memória cache nível 1 do processador.
- Einterliga-se internamente ao processador ao registrador contador de instrução.
Resposta comentada
Gabarito Alternativa B
O barramento de endereços é a "rua" por onde o processador envia o número da casa (endereço) que ele quer acessar na memória. A largura dessa rua (quantos fios/bits) limita quantas casas diferentes ele consegue numerar, ou seja, define a capacidade máxima de endereçamento da memória principal.
- (A) Incorreta: O tamanho da palavra (dados) é definido pelo barramento de dados, não pelo de endereços. A pegadinha aqui é confundir "quantos endereços" com "quantos bits por acesso".
- (B) Correta: O número de fios do barramento de endereços ( bits) permite endereçar até células de memória. Por exemplo, 32 fios endereçam até 4 GB (se cada célula for 1 byte). É exatamente essa a função: determinar o número máximo de células endereçáveis.
- (C) Incorreta: O acesso a blocos da memória secundária (HD/SSD) é feito por controladores e barramentos próprios (ex.: SATA, NVMe), não pelo barramento de endereços da CPU. A armadilha: "endereço" parece servir para qualquer memória, mas o enunciado fala de memória principal.
- (D) Incorreta: A quantidade de quadros da cache L1 é definida pelo projeto do processador (tamanho físico da cache), não pelo barramento de endereços. A cache é interna e usa tags, não endereços da memória principal para dimensionamento.
- (E) Incorreta: O registrador contador de instrução (PC) guarda o endereço da próxima instrução, mas ele se conecta ao barramento de endereços através de circuitos internos (como o registrador de endereços de memória - MAR). A pegadinha: o PC não é ligado diretamente ao barramento; há um intermediário.
Fonte: FGV ALEP 2024 Técnico Legislativo - Suporte e Manutenção (Caderno Tipo 1). Reproduzida para fins de estudo.