Questão nº 62

Questão de Tecnologia da Informação · FGV DATAPREV 2024 (nº 62)

FGV2024Analista de Tecnologia da Informação - Arquitetura, Engenharia e Sustentação TecnológicaTecnologia da Informação
Gabarito: Dver comentário ↓

Memórias cache são componentes importantes em arquiteturas de computadores, projetadas para aumentar a velocidade de acesso aos dados frequentemente utilizados pela CPU.
Sobre os princípios e elementos de projeto de memórias cache, é correto afirmar que

Resposta comentada

Gabarito Alternativa D

A memória cache é uma pequena e rápida área de armazenamento que guarda cópias de dados da memória principal (RAM) que a CPU provavelmente precisará em breve, acelerando o acesso a esses dados. Ela funciona dividindo a memória principal em blocos de tamanho fixo, que são carregados para as linhas da cache.

(A) Incorreta: A cache trabalha com blocos de tamanho fixo; a memória principal é organizada em blocos de tamanho uniforme que correspondem ao tamanho das linhas da cache, independentemente do tipo de dado.
(B) Incorreta: A MMU (Unidade de Gerenciamento de Memória) traduz endereços virtuais (da CPU) para endereços físicos (da memória principal), não endereços entre a memória principal e a cache. A cache tem seu próprio mecanismo de mapeamento. Armadilha: A menção de "tradução de endereços" e "MMU" pode confundir, mas a MMU atua entre a CPU e a RAM, não diretamente no gerenciamento interno da cache.
(C) Incorreta: Na política de escrita write through, as operações de escrita são refletidas simultaneamente na cache e na memória principal para garantir a consistência dos dados.
(D) Correta: No mapeamento direto, cada bloco da memória principal tem um único local possível na cache. Se esse local já estiver ocupado, o bloco existente é substituído sem a necessidade de um algoritmo complexo de escolha, pois não há outras opções de posicionamento.
(E) Incorreta: No mapeamento associativo por conjuntos, um bloco da memória principal pode ser carregado em qualquer linha dentro de um conjunto específico, mas não em qualquer linha da cache; o conjunto é predeterminado por parte do endereço do bloco.

Fonte: FGV DATAPREV 2024 Analista de Tecnologia da Informação - Arquitetura, Engenharia e Sustentação Tecnológica (Caderno Tipo 1). Reproduzida para fins de estudo.

Continue estudando

Estudar é izi

Pratique milhares de questões como esta, de graça, com explicação e gamificação no Quizinho.

Estudar de graça no Quizinho